

Wei Zhao (赵威)

四川省成都市

🔗 <https://thiszw.top>

✉️ 1996hustzw@gmail.com

🌐 github.com/HUSTzhaowei

📞 +86 19983665632

Education

华中科技大学

湖北省，武汉市

本科 电子科学与技术

2014.09 – 2018.06

光学与电子信息学院 (OEI)

- 本科加权排名 – **33/160**

华中科技大学

湖北省，武汉市

博士 计算机系统结构

2018.09 – 2023.06

武汉光电国家研究中心 (WNLO)

- 导师: 冯丹, 童薇

- 博士期间研究领域 – 非易失内存 (NVM), 存内计算, 内存和存储系统.

Projects

1. “核高基”国家科技重大专项课题协作项目

- 项目名称: 新型半导体存储器关键技术研发与应用验证
- 项目编号: 2017ZX01032101
- 起止时间: 2017 年 1 月至 2020 年 6 月

2. 国家自然科学基金面上项目

- 项目名称: 近数据处理的非易失内存控制器架构和关键技术
- 项目编号: 61772222
- 起止时间: 2018 年 1 月至 2021 年 12 月

3. 十三五预研项目

- 项目名称: 面向深度学习的存算一体化新型非易失内存存储器系统结构
- 项目编号: 31511030104
- 起止时间: 2020 年 1 月至 2021 年 6 月

4. 国家自然科学基金面上项目

- 项目名称: 基于软硬件协同数据缩减的高密度闪存存储关键技术研究
- 项目编号: 62172178
- 起止时间: 2022 年 1 月至 2026 年 12 月

Academic Research

1. GPU 内存去重

- Background: 神经网络, 图计算等应用会带来大量的内存访问, 而大量的片外内存访问会影响 GPU 系统的性能。
- Motivation: 大量对内存的写请求数据是重复的, 冗余数据访问会大大影响系统性能。
- Design: 设计了 sector 粒度的内存去重系统, 以减少写请求以及去重性能开销。同时, 设计了缓存协助的机制减少内存读请求对 DRAM 的访问, 从而提升性能和能效。
- Implementation: 本项目中所有工作目前均由本人完成, 其中负载采用 darknet (CUDA+C, 需要自己修改), 代码在 GPU 模拟器 GPGPUsim 中实现。

2. 提升加密 NVM 内存的寿命及性能 (ICCAD'21)

- Background: NVM 由于具有非易失性, 当系统崩溃之后, 数据仍然存在。因此, 攻击者可以通过内存窃取和总线监听的方式来获得数据, 因此, NVM 需要相应的加密技术来保证其安全性。
- Motivation: (1) 目前的加密机制会导致大量的写操作; (2) 传统压缩方法无法应用于加密 NVM。
- Design: 设计了新的加密机制, 减少了加密写的数据量, 并提出了一个基于局部性的预测器, 减少加密开销问题。此外, 设计了一种新型的数据压缩布局, 可以与加密机制协同来优化 NVM 的性能和寿命。
- Implementation: 本项目中主要方案设计和代码实现由本人完成, 在模拟器 gem5 和 nvmain 中实现。

3. 缓存近似压缩算法 (DATE'21)

- Background: 目前许多图像处理, 神经网络应用会对缓存造成大量的写操作, 从而导致高能耗, 本项目将 STT-MRAM 应用于系统缓存, 从而主要聚焦于缓存写能耗优化。
- Motivation: (1) 许多缓存行内部存在相似性; (2) 这些应用具有错误容忍特性。
- Design: 设计了一种针对于缓存的近似压缩方案, 利用缓存行内数据的相似性, 去除相似元素的冗余, 从而大大减少写入的数据量, 从而减少 STT-MRAM 缓存的能耗。
- Implementation: 本项目方案设计和代码实现均由本人完成, 在 gem5 中完成实现。

4. MLC STT-MRAM 读写优化 (MSST'20, TCAD'22)

- Background: MLC STT-MRAM 可以将 STT-MRAM 的容量提升接近 2 倍, 从而提升缓存的性能。
- Motivation: MLC STT-MRAM 存在读写干扰的问题, 从而降低了寿命和能效。
- Design: 提出了多种编码和压缩策略, 将数据尽可能写在低开销区域, 从而减少整体的读写干扰问题, 以减少能耗和提升寿命和性能。
- Implementation: 本项目方案设计和代码实现均由本人完成, 在 gem5 中完成实现。

5. ReRAM 阵列优化及存算一体化架构

- Background: ReRAM 具有大容量, 低能耗的优势, 且在进行矩阵向量运算时复杂度为 $O(1)$, 但是其电路级非理想因素以及有限的器件寿命会限制其进一步的发展。
- Design: 设计一系列的阵列级策略来缓解 IR drop 和潜行电流。并提出一系列存算一体化架构。

6. 硬件原型板卡设计及调试 (工程项目)

- 设计基于 PCM 和 MRAM 的 DIMM 子卡, 以及基于 Virtex 7 FPGA 的板卡, 并搭建相关的 vivado 硬件工程进行性能调试, 此外, 该硬件原型卡支持文件系统及简单的增删查改操作。

Publications

○ Conference Papers

1. Heng Zhou, Bing Wu, Huan Cheng, Wei Zhao, Xueliang Wei, Jinpeng Liu, Dan Feng and Wei Tong, "ODLPIM: A Write-Optimized and Long-Lifetime ReRAM-Based Accelerator for Online Deep Learning", in proceedings of 26th Design, Automation and Test in Europe Conference (**DATE'23, CCF B**).
2. Denghui Wu, Biyong Liu, Wei Zhao, Wei Tong. "ZNSKV: Reducing Data Migration in LSMT-Based KV Stores on ZNS SSDs" is accepted by 40th IEEE International Conference on Computer Design (**ICCD'22, CCF B**).
3. Wei Zhao, Dan Feng, Yu Hua, Wei Tong, Jingning Liu, Jie Xu, Chunyan Li, Gaoxiang Xu and Yiran Chen. "MORE²: Morphable Encryption and Encoding for Secure NVM", in Proceedings of 40-th International Conference On Computer-Aided Design (**ICCAD'21, CCF B**).
4. Wei Zhao, Wei Tong, Dan Feng, Jingning Liu, Zhangyu Chen, Jie Xu, Bing Wu, Chengning Wang and Bo Liu. "Improving the energy efficiency of STT-MRAM based approximate cache", in Proceedings of 24-th Design, Automation and Test in Europe Conference (**DATE'21, CCF B**).
5. Wei Zhao, Wei Tong, Dan Feng, Jingning Liu, Jie Xu, Xueliang Wei, Bing Wu, Chengning Wang, Weilin Zhu, Bo Liu. "OSwrite: Improving the lifetime of MLC STT-RAM with One-Step write", in proceedings of 36-th International Conference on Massive Storage Systems and Technology (**MSST'20, CCF B**).
6. Bing Wu, Dan Feng, Wei Tong, Jingning Liu, Chengning Wang, Wei Zhao, Mengye Peng. "ReRAM Crossbar-Based Analog Computing Architecture for Naive Bayesian Engine", in Proceedings of International Conference of Computer Design (**ICCD'19, CCF B**).

○ Journal Papers

1. Dong Huang, Dan Feng, Qiankun Liu, Bo Ding, Wei Zhao, Xueliang Wei, Wei Tong. "SplitZNS: Towards an Efficient LSM-Tree on Zoned Namespace SSDs" is accepted by ACM Transactions on Architecture and Code Optimization (**TACO, CCF A**), 2023.
2. Wei Zhao, Dan Feng, Wei Tong, Jingning Liu, Zhangyu Chen, Bing Wu, Chengning Wang. "APPcache+: An STT-MRAM based Approximate Cache System with Low Power and Long Lifetime" is accepted by Transactions on Computer-Aided Design of Integrated Circuits and Systems (**TCAD, CCF A**), 2023.
3. Wei Zhao, Jie Xu, Xueliang Wei, Bing Wu, Chengning Wang, Weilin Zhu, Wei Tong, Dan Feng, Jingning Liu. "A Low Latency and High Endurance MLC STT-MRAM based Cache System" in Transactions on Computer-Aided Design of Integrated Circuits and Systems (**TCAD, CCF A**), 2022.
4. Chengning Wang, Dan Feng, Wei Tong, Yu Hua, Jingning Liu, Bing Wu, Wei Zhao, Linghao Song, Yang Zhang, Jie Xu, Xueliang Wei, Yiran Chen. "Improving Multilevel Writes on Vertical 3D Cross-Point Resistive Memory", accepted by Transactions on Computer-Aided Design of

- Integrated Circuits and Systems (**TCAD, CCF A**), 2020.
5. Chengning Wang, Dan Feng, Wei Tong, Jingning Liu, Bing Wu, Wei Zhao, Yang Zhang, Yiran Chen. "Improving Write Performance on Cross-Point RRAM Arrays by Leveraging Multidimensional Non-Uniformity of Cell Effective Voltage", accepted by Transactions on Computers (**TC, CCF A**), 2020.
 6. Chengning Wang, Dan Feng, Wei Tong, Jingning Liu, Bing Wu, Wei Zhao, Yang Zhang. "Design and Analysis of Address-Adaptive Read Reference Settings for Multilevel Cell Cross-Point Memory Arrays", accepted by IEEE Transactions on Electron Devices (**TED**), 2019.
 7. Bing Wu, Dan Feng, Wei Tong, Jingning Liu, Chengning Wang, Wei Zhao, Yang Zhang. "A low power reconfigurable memory architecture for complementary resistive switches", accepted by IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (**TCAD, CCF A**), 2019.
 8. Chengning Wang, Dan Feng, Wei Tong, Jingning Liu, Zheng Li, Jiayi Chang, Yang Zhang, Bing Wu, Jie Xu, Wei Zhao, Yilin Li, Ruoxi Ren, "Cross-point resistive memory: Nonideal properties and solutions", ACM Transactions on Design Automation of Electronic Systems (**TODAES, CCF B**), 2019.

Patents

1. 一种通过数据模式重布局降低 MLC NAND 闪存误码率的方法 [发明, 已授权], 童薇, 刘景宁, 冯丹, 赵雨桐, 覃鸿巍, 赵威, 申请号: CN201811506261.5
2. 一种适用于 MLC NAND 闪存的 LDPC 码译码方法 [发明, 已授权], 童薇, 刘景宁, 冯丹, 赵雨桐, 覃鸿巍, 赵威, 申请号: CN201811401607.5
3. 一种提升 STT-MRAM 近似缓存能效的方法及系统 [发明, 已授权], 童薇, 冯丹, 赵威, 陈章玉, 吴兵, 汪承宁, 申请号: CN202110484855.6
4. 基于阻变存储阵列的朴素贝叶斯分类方法、引擎及系统 [发明, 已授权], 冯丹, 童薇, 彭梦烨, 吴兵, 赵威, 申请号: CN201911100579.8
5. 一种减少 GPU 内存重复数据读写的方法及相关设备 [发明, 已授权], 冯丹, 童薇, 赵威, 夏媛, 吴兵, 魏学亮, 申请号: CN202310334087.5

Industry Standards

1. 信息技术 存储管理 第 2 部分: 通用架构, 标准号: GB/T 36450.2-2021
2. 信息技术 存储管理 第 5 部分: 文件系统, 标准号: GB/T 36450.5-2021
3. 信息技术 存储管理 第 6 部分: 交换结构, 标准号: GB/T 36450.6-2021
4. 信息技术 存储管理 第 7 部分: 主机元素, 标准号: GB/T 36450.7-2021
5. 信息技术 存储管理 第 8 部分: 媒体库, 标准号: GB/T 36450.8-2021

Talks

- "MORE²: Morphable Encryption and Encoding for Secure NVM", oral presentation in ICCAD 2021 (Virtual Event).
- "Improving the energy efficiency of STT-MRAM based approximate cache", oral presentation in DATE 2021 (Virtual Event).
- "OSwrite: Improving the lifetime of MLC STT-RAM with One-Step write", oral presentation in MSST 2020 (Virtual Event).

Skills

- 编程语言: C/C++, Python, Shell, CUDA
- 工具: Git, LATEX
- 模拟器: Gem5, NVmain, GPGPUsim. NVsim.
- 语言: 良好的英语能力。

Awards

- 2018 年获得华中科技大学优秀本科毕业生称号。
- 2018 年获得华中科技大学武汉光电国家研究中心优秀生源奖学金 (10000 CNY)。
- 2019 获得 WNLO 优秀研究生称号。
- 2020 年获得知行优秀奖学金 (1000 CNY)。
- 2021 年获得国光学子奖学金 (10000 CNY)。
- 2018-2021 年度一等博士学业奖学金 (10000 CNY)。
- 2023 年获得华中科技大学优秀毕业生称号。

Academic Services

- The reviewer of International Journal of Information Technology & Decision Making (JCR Q3).
- The reviewer of DAC2023 (CCF A).
- The reviewer of ICIC 2023 (CCF C).
- The sub-reviewer of ATC2023 (CCF A).
- The sub-reviewer of FAST2023 (CCF A).